Sesión nº12 del 20 de Enero de 2020 de la asignatura Ingeniería de Computadores II (71902025), asignatura perteneciente al 2º curso del GRADO EN INGENIERÍA EN TECNOLOGÍAS DE LA INFORMACIÓN así como GRADO EN INGENIERÍA INFORMÁTICA. En dicha tutoría hemos estado:
Volviendo a repasarlas redes dinámicas de interconexión de procesadores con memoria compartida viendo
basadas en bus (fáciles y baratas de implementar, pero de bajo rendimiento por los bloqueos que se producen cuando en número de procesadores aumenta)
crossbar (de gran rendimiento al haber una comunicación exclusiva entre cada procesador con cada bloque de memoria mediante un interruptor. El precio de estas se incrementa exponencialmente al aumentar el número de elementos)
multietapa (de coste intermedio y rendimiento intermedio son una solución interesante para la interconexión de procesadores y memorias. Existen distintas etapas compuestas cada una de ellas por conmutadores de 2 entrada y 2 salidas conectados de manera estática. De este tipo de redes existe
omega
baseline
buttefly
Vimos ejercicios de examen de redes dinámicas aparecidos en el curso pasado.
Academic Information
Attached Resources
