Skip to main content
Repository - Classic versión
Home
  • Collections
    • Institutional
    • Divulgation
    • Research
    • Teaching
    • Transfer
  • UNESCO Subjects
  • About Azahar
    • What is the repository?
    • Ontology
    • Mission and objectives
    • Content policy
  • Resources
  • Glossary

Búsqueda

Sevilla-Campus Sur - Ingeniería De Computadores II…

Icono-ficha-sala
https://fcrepo.repositoriodigital.inteccauned.es/fcrepo/rest/2e/94/66/80/2e946680-a598-4418-bf7c-deab0c39ce28
Full Name
Sevilla-Campus Sur - Ingeniería De Computadores II(71902025)
Description

Luis Fernando Maroto Cejudo,Lunes 17:00-18:00

ROOM

Room Code
282644

Occurrences

SESIÓN Nº7: TEMA 2: DECODIFICACIÓN, DISTRIBUCIÓN EN…

Video clase privado Creative Commons: Reconocimiento - No comercial - Compartir igual
SESIÓN Nº7: TEMA 2: DECODIFICACIÓN, DISTRIBUCIÓN EN…

Predictores de 2 niveles

Decodificación

Distribución

SESIÓN Nº6: TEMA 2: LECTURA DE INSTRUCCIONES…

Video clase privado Creative Commons: Reconocimiento - No comercial - Compartir igual
SESIÓN Nº6: TEMA 2: LECTURA DE INSTRUCCIONES…

los procesadores superescalares, la etapa de lectura de instrucciones sobre todo en su apartado de predictores.

Problema 2. Examen 2ª semana curso 19/20.

Sesión nº5. ALGORITMO TOMASULO, TEMA 2 PROCESADORES…

Video clase privado Creative Commons: Reconocimiento - No comercial - Compartir igual
Sesión nº5. ALGORITMO TOMASULO, TEMA 2 PROCESADORES…

algoritmo de Tomasulo

• Algoritmo de Tomasulo:

◦ Problema 1. Examen 2ª semana curso 16/17.

Tema 2 los procesadores superescalares, en concreto la introducción,

SESIÓN Nº4: TEMA 3: PROCESADORES VECTORIALES

Video clase privado Creative Commons: Reconocimiento - No comercial - Compartir igual
SESIÓN Nº4: TEMA 3: PROCESADORES VECTORIALES

Trabajamos los procesadores vectoriales

Sesión nº3. ASG, RENDIMIENTO, USO DEL SIMULADOR DE LA…

Video clase privado Creative Commons: Reconocimiento - No comercial - Compartir igual
Sesión nº3. ASG, RENDIMIENTO, USO DEL SIMULADOR DE LA…

Problema 1. Examen 2ª semana curso 19/20 sobre simulación de un conjunto de instrucciones en procesador escalar

Problema 1. Exámenes de la 1ª y 2ª semana curso 18/19 sobre rendimiento procesador escalar según la frecuencia de las operaciones.

programa windlxv,

SESIÓN Nº2: PROCESADORES SEGMENTADOS: RIESGOS.

Video clase privado Creative Commons: Reconocimiento - No comercial - Compartir igual
SESIÓN Nº2: PROCESADORES SEGMENTADOS: RIESGOS.

Apartado 4 y 5 del tema 1 procesadores segmentados analizando las partes que componen una máquina segmentada genérica (ASG) y como existen 5 etapas que permiten la segmentación de todo el juego de instrucciones.

Explicando el apartado 1.6 (Riesgos en la segmentación).

SESIÓN Nº1: INTRODUCCIÓN DE LA ASIGNATURA

Video clase privado Creative Commons: Reconocimiento - No comercial - Compartir igual
SESIÓN Nº1: INTRODUCCIÓN DE LA ASIGNATURA

**Introducción a la asignatura**

****Se han analizado los aspectos más destacables de la asignatura en cuanto a evaluación, bibliografía y todo tipo de consejos que personalmente se deben saber para poder afrontar con éxito el examen. La presentación con esta información la podéis descargar en la sección Documentos del grupo de tutoría de alf o directamente en el enlace a la grabación indicado previamente.****

**Tema 1 procesadores segmentados **

****Explicando los apartados 1 y 2 del tema 1 procesadores segmentados viendo la diferencia entre instrucciones CISC y RISC y la Taxonomía de Flynn que permite entender mejor que tipo de procesadores vamos a trabajar a lo largo de la asignatura.****

****Estuvimos explicando el apartado 4 y 5 del tema 1 procesadores segmentados****

SESIÓN Nº12: TEMA 4: PROCESADORES PARALELOS

Video clase privado Creative Commons: Reconocimiento - No comercial - Compartir igual
SESIÓN Nº12: TEMA 4: PROCESADORES PARALELOS

redes dinámicas: en bus, crossbar y multietapa

SESIÓN Nº11: TEMA 4: PROCESADORES PARALELOS

Video clase privado Creative Commons: Reconocimiento - No comercial - Compartir igual
SESIÓN Nº11: TEMA 4: PROCESADORES PARALELOS

las redes de interconexión estáticas.

SESIÓN Nº10: TEMA 3: PROCESADORES VLIW

Video clase privado Creative Commons: Reconocimiento - No comercial - Compartir igual
SESIÓN Nº10: TEMA 3: PROCESADORES VLIW

Procesadores VLIW

◦ desenrrollamiento de bucles

◦ segmentación software (buscando un prólogo, un cuerpo y un epílogo)

◦ planificación de trazas

◦ operaciones con predicado

Pagination

  • Page 1
  • Next page ››
Subscribe to Sevilla-Campus Sur - Ingeniería De Computadores II…
footer-logo

Repository of digital content driven and promoted by the Vicerrectorado for Educational Innovation of the UNED.

Legal

  • Legal notice
  • Privacy policy
  • Cookies policy

Contacto

  • Support
  • Suggestions mailbox

Repositorios

  • CANAL UNED
  • CADENA CAMPUS
  • GICCU

Ayuda

  • Mission and objectives
  • Reuse policy
  • Content preservation policy
  • Content policy
  • FAQ

© 2024 INTECCA - Digital content repository