Luis Fernando Maroto Cejudo,Lunes 17:00-18:00
predictores en procesadores superescalares
protocolos de coherencia de caché.
redes dinámicas de interconexión
las redes de interconexión estáticas.
Tratando la fase de terminación en procesadores superescalares viendo un ejemplo de la evolución del buffer de reordenamiento o terminación (con operaciones aritméticas).
decodificación de procesadores superescalares
Tema 1 procesadores segmentados
• Explicando los apartados 1 y 2 del tema 1 procesadores segmentados viendo la diferencia entre instrucciones CISC y RISC y la Taxonomía de Flynn
Tema 2 los procesadores superescalares
Vimos el algoritmo de Tomasulo
Trabajando con los procesadores vectoriales para poder aplicar una instrucción a un conjunto amplio de datos (vector)
